特許
J-GLOBAL ID：200903052790268186
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304220
公開番号（公開出願番号）：特開平5-114698
出願日： 1991年10月23日
公開日（公表日）： 1993年05月07日
要約：
【要約】【目的】 酸化膜の緻密化を行ないつつ、界面でのSiO2成長を抑止する。【構成】 DRAMに用いられる容量素子部の形成工程が、ポリシリコン下部電極3を形成し、その上へタンタル酸化膜4を形成後、酸素を含むガス系のプラズマ処理を施し、さらにN2等の不活性ガス雰囲気中で熱処理を施し、続いて上部電極5を形成する工程から構成されている。
請求項（抜粋）：
ダイナミック ランダム アクセス メモリ等の超LSIに用いられる容量素子部の形成工程が、ポリシリコン下部電極を形成し、その上へタンタル酸化膜(Ta2O5)を形成後、酸素を含むガス系のプラズマ処理を施し、さらにN2等の不活性ガス雰囲気中で熱処理を施し、続いて上部電極を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
