特許

J-GLOBAL ID：200903052793627462

半導体装置のレイアウト設計方法及び装置並びに記録媒体

発明者： 野口 江
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-201019
公開番号（公開出願番号）：特開2001-028396
出願日： 1999年07月14日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 製造工程数の増加や製造装置の複雑化を伴うことなく、複数の工程におけるプラズマ損傷の度合いを適切に評価してレイアウト設計を行うことができる半導体装置のレイアウト設計手段を提供すること。【解決手段】 まず、暫定的に設計された各プラズマ工程のレイアウトパターンから、アンテナ比抽出部10によりアンテナ比Riを抽出する。指数算出部20は、係数設定部30により設定されたフィッティング係数aiを適用して前記アンテナ比Riに応じたプラズマ損傷の度合いを表す指数Diを算出する。指数加算部40は、各プラズマ工程について算出された指数Diを全プラズマ工程にわたって加算し、損傷指数Dを算出する。レイアウト変更部50は、指数加算部40による算出された損傷指数Dからプラズマ損傷の度合いを評価し、半導体装置のレイアウトを変更するための処理を実施する。

請求項（抜粋）：

少なくとも2工程以上のプラズマ工程を含む一連の工程を経て製造される半導体装置のレイアウト設計方法であって、(a)各プラズマ工程で露出するレイアウト層のパターンからアンテナ比を抽出する抽出ステップと、(b)前記アンテナ比に応じたプラズマ損傷の度合いを算出する算出ステップと、(c)前記各プラズマ工程について算出された損傷の度合いを全プラズマ工程にわたって加算する加算ステップと、(d)前記損傷の度合いの加算結果に応じて前記半導体装置のレイアウトを変更する変更ステップと、を含むことを特徴とする半導体装置のレイアウト設計方法。

IPC (2件)：

H01L 21/82 ,  H01L 21/3205

FI (2件)：

H01L 21/82 D ,  H01L 21/88 Z

Fターム (16件)：

5F033HH08 ,  5F033JJ08 ,  5F033KK08 ,  5F033PP12 ,  5F033SS15 ,  5F033VV12 ,  5F033XX19 ,  5F033XX33 ,  5F033XX37 ,  5F064DD03 ,  5F064DD08 ,  5F064DD39 ,  5F064EE27 ,  5F064GG10 ,  5F064HH10 ,  5F064HH12