特許
J-GLOBAL ID：200903052808090150
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平7-159944
公開番号（公開出願番号）：特開平8-329674
出願日： 1995年06月02日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】 基板電圧のビット線接合容量やサブスレッショルド電流に対する効果を確保しつつ、メモリセルの情報保持特性の改善を図る。これにより、セルフリフレッシュモードを有するダイナミック型RAM等の所要リフレッシュ周期を長くし、その待機時における低消費電力化を図る。【構成】 セルフリフレッシュモードを有しかつ基板電圧発生回路を内蔵するダイナミック型RAM等において、その半導体基板又は所定の基板部に供給される基板電圧VBBの電位を、通常動作時には例えば-2Vのように深くし、待機時には例えば-1V又は0Vのように浅くする。このため、基板電圧発生回路VBBGに、その基板電圧に対する判定レベルの絶対値が比較的大きくされかつ通常動作時に選択的に動作状態とされる第1の基板電圧レベルセンサLVC1と、その基板電圧に対する判定レベルの絶対値が比較的小さくされかつ待機時に選択的に動作状態とされる第2の基板電圧レベルセンサLVC2とを設ける。
請求項（抜粋）：
所定の周期で保持情報のリフレッシュを必要とするメモリセルが格子状に配置されてなるメモリアレイを具備し、少なくとも上記メモリアレイの基板部に供給される基板電圧の電位の待機時における絶対値が通常動作時におけるそれに比較して小さくされることを特徴とする半導体装置。
IPC (2件)：
G11C 11/403
, G11C 11/407
G11C 11/34 363 M
, G11C 11/34 354 F
