特許
J-GLOBAL ID：200903052814824085
プログラマブル集積回路を構成する方法、プログラマブル集積回路、JTAG回路の使用、およびJTAG命令レジスタに入力される命令の使用
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-160240
公開番号（公開出願番号）：特開平11-072541
出願日： 1998年06月09日
公開日（公表日）： 1999年03月16日
要約：
【要約】【課題】 並列に転送され得るデータの量を増大させることによってより高いシステム性能を与えるための技術を提供する。【解決手段】 この技術はユーザデータの入出力(ユーザI/O)に利用可能な外部ピンの数を増やすことである。特に、この技術は専用ピンの数を減らし、より多くの外部ピンをユーザI/Oに利用可能にすることである。JTAG境界スキャンアーキテクチャのような機能を実施するために用いられる専用ピンはプログラミングモードの選択のような他の機能を与えるためにも用いられ得る。具体的な実施例では、命令レジスタ(220)に記憶されるJTAG境界スキャン命令のためにまだ用いられていないJTAG命令コードがプログラマブルロジックデバイス(PLD)においてプログラミングモード選択ピン(252)に取って代わるために用いられ得る。
請求項（抜粋）：
プログラマブル集積回路を構成する方法であって、JTAG命令レジスタに命令を与えるステップと、JTAG境界スキャン制御論理ブロックに前記命令を渡すステップと、前記JTAG境界スキャン制御論理ブロック内で制御信号を発生するステップと、プログラミングモードデコーダに前記制御信号を渡すステップと、前記制御信号に基づいて、前記プログラマブル集積回路を構成モードにするためにプログラミングモード信号を発生するステップとを含む、方法。
IPC (2件)：
G01R 31/28
, G06F 11/22 310
G01R 31/28 G
, G06F 11/22 310 D
