特許
J-GLOBAL ID:200903052855929916

遅れスイッチ

発明者:
出願人/特許権者:
代理人 (1件): 石田 長七 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-068860
公開番号(公開出願番号):特開平5-274972
出願日: 1992年03月26日
公開日(公表日): 1993年10月22日
要約:
【要約】【目的】遅延動作させる負荷と、遅延動作させないが同時的に使用する負荷とを一つの開閉素子の開閉操作で操作することができる遅れスイッチを提供するにある。【構成】開閉素子Aは二つの接点S1 、S2 を同時にオンオフすることができるもので、両接点S1 、S2 をオンすると照明負荷2、換気扇3に電源ACが供給される。遅延回路Bは電流検出回路1の検出出力により電流検出回路1の変流器CTの1次側と接点S2 と換気扇3との直列回路に並列接続しているスイッチング素子Q1 をオンする。開閉素子Aがオフされると、電流検出回路1の検出出力が無くなるが、遅延回路Bはタイマ回路5と、導通保持回路4とでスイッチング素子Q1 のオン状態を一定時間保持する。従って照明負荷2は即消灯するが、換気扇3は一定時間遅れて動作が停止する。
請求項(抜粋):
負荷電流を検出する電流検出回路と、第1の負荷と電源との間に上記電流検出回路を介して第1の接点を、第2の負荷と上記電源との間に上記電流検出回路を介して第2の接点を挿入して上記両接点を同時に開閉する開閉素子と、上記電流検出回路の検出出力の発生から、この発生が無くなって一定時間経過するまで出力を発生する遅延回路と、上記電流検出回路と第2の接点との直列回路に並列に接続され、上記遅延回路の出力が発生している間オン動作を保持するスイッチング素子とを具備したことを特徴とする遅れスイッチ。
IPC (3件):
H01H 43/04 ,  H01H 23/22 ,  H05B 37/02
引用特許:
審査官引用 (3件)
  • 特開平2-212736
  • 特開平2-047531
  • 特開昭61-155756

前のページに戻る