特許
J-GLOBAL ID：200903052869239912
半導体装置およびその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-113649
公開番号（公開出願番号）：特開平7-321139
出願日： 1994年04月28日
公開日（公表日）： 1995年12月08日
要約：
【要約】【目的】 ダイ支持面を持たない半導体装置を実現しクラックの発生を防止し、組立て時間およびコストを少なくし、薄型の装置を実現する。【構成】 ダイ支持面を持たない半導体装置(58)の製造において、半導体ダイ(22)および該ダイの周辺に向って延びている複数の導体(12)が提供される。前記ダイは真空(62)によってワークホルダ(60)上の所定位置に強固に保持される。ワイヤボンド(26)はダイを前記導体に電気的に接続する。ワイヤボンドされたダイは次にモールド空洞(64)内に配置され、かつ樹脂封止材料が高い温度および圧力のもとで前記空洞内に転送され前記ダイ、ワイヤボンドおよび導体の一部の周りにパッケージ本体(70)を形成する。パッケージ本体が形成される前は、前記ダイは前記導体に接続されたダイ支持面がないためボンディングワイヤの堅さによってのみ支持される。
請求項（抜粋）：
半導体装置(120)であって、活性面および周辺部を有する半導体ダイ(22)、ダイ空洞(102)を有するプリント回路基板(100)であって、前記半導体ダイはほぼ前記ダイ空洞内の中心にあり、前記プリント回路基板は該プリント回路基板の面上に前記半導体ダイの周辺部に向って延びる複数の導電性トレースまたは条片(104)および該複数の導電性トレースに電気的に接続された複数のはんだパッド(112)を有し、前記ダイ空洞は前記プリント回路基板の前記面上の前記複数の導電性トレースの内の電源用トレース(110)にかつそれぞれのはんだパッドに電気的に接続されためっきされた側壁(108)を有するもの、前記半導体ダイの活性面を前記プリント回路基板の前記面上の前記複数の導電性トレースに接続する複数のワイヤボンド(26′)、少なくとも前記半導体ダイの前記活性面および前記複数のワイヤボンドを覆う樹脂封止材料(122)、そして前記はんだパッドに取付けられた複数のはんだボール(126)、を具備することを特徴とする半導体装置(120)。
IPC (5件)：
H01L 21/60 301
, B29C 45/14
, H01L 21/56
, H01L 23/50
, B29L 31:34
