特許

J-GLOBAL ID：200903052884409484

AFC型発振回路

発明者： 大塚 茂 ,  中安 かなだ
出願人/特許権者： 埼玉日本電気株式会社 ,  日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-019809
公開番号（公開出願番号）：特開平9-214327
出願日： 1996年02月06日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】ループのゆらぎや雑音の影響がなく、しかも高精度かつ周波数安定性の高い発振信号を簡略化された回路構成で得ることができるPLL技術を用いるAFC型発振回路を提供する。【解決手段】AFC型発振回路2のVCO22は、制御電圧jに対応する発振周波数の発振信号gを生じる。位相比較器28は基準信号aと発振信号gを分周した分周信号bとの位相差を検出して位相誤差信号cを生じる。A/D26,高速演算器25およびD/A24からなる制御回路は、発振信号gの基準信号aへの周波数引き込み時においては,位相誤差信号cの時間的変化を減少させる方向の制御電圧h(つまりj)を生じさせる。ここで上記制御回路は、周波数引き込みが完了すると,制御電圧hを位相誤差信号cの時間的変化がフラッシュROM31に記憶した位相誤差ΔP以下になったときの制御電圧H1に固定する。

請求項（抜粋）：

アナログ形式の制御電圧に対応する発振周波数の発振信号を生じる電圧制御発振器と、供給される基準信号と前記発振信号を分周した分周信号との位相差を検出してアナログ形式の位相誤差信号を生じる位相比較器と、前記発振信号の前記基準信号への周波数引き込み時においては,前記位相誤差信号の時間的変化を減少させる方向の前記制御電圧を生じさせる制御回路とを備えるAFC型発振回路において、前記制御回路が、前記位相誤差信号の時間的変化が予め定めた第1の位相差以下になって前記周波数引き込みが完了すると,前記制御電圧を前記位相誤差信号の時間的変化が前記第1の位相誤差以下になったときの制御電圧である第1の制御電圧に固定することを特徴とするAFC型発振回路。

FI (2件)：

H03L 7/06 Z ,  H03L 7/06 B

引用特許：

審査官引用 (3件)

• 特開昭58-066422
  
• 特開昭58-066423
  
• 特開平3-062730