特許
J-GLOBAL ID：200903052890064472
薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-107203
公開番号（公開出願番号）：特開平6-077483
出願日： 1992年04月27日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】チャネル堀込型薄膜トランジスタの特性向上とスループット改善を両立する。【構成】前述のチャネル堀込型薄膜トランジスタにおける半導体層(アイランド層)を2層構造とし、動作特性に対する寄与の大きい下層(ゲートSiNx 膜に接する層)のa-Si膜は膜質の良い成膜条件で成膜し、膜質の影響は小さいがスループットへの影響が大きい上層の厚いa-Si膜は堆積速度の速い成膜条件で成膜する。【効果】薄膜トランジスタのオン特性が改善され、しかも成膜時間が短くなるのでスループットが向上する。
請求項（抜粋）：
絶縁基板上にゲート電極、ゲート絶縁膜、島状に加工したアモルファスシリコン半導体層、オーミックコンタクト層、ソース及びドレイン電極を順次積層、パターニングしチャネル部分のオーミックコンタクト層をエッチング除去した後パシベーション膜を積層、パターニングして形成される逆スタガー型チャネル堀込み構造薄膜トランジスタにおいて、前記アモルファスシリコン半導体層を複数の異なる膜質のアモルファスシリコン膜の積層構造とした事を特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/784
, G02F 1/136 500
