特許
J-GLOBAL ID：200903052896604681
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-323875
公開番号（公開出願番号）：特開平5-136405
出願日： 1991年11月12日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】静電破壊に対する信頼性を高めると共に、高集積化、高速化を可能にする。【構成】LDD構造のMOSトランジスタ14のドレインを構成しているN+ 型の不純物層17の下面にP+ 型の不純物層28が埋め込み形成されており、不純物層17と不純物層28との間の接合耐圧がその他の部分の接合耐圧よりも低い。このため、帯電によって不純物層17の電位が高くなると、不純物層17と不純物層28との間の接合が最初に降伏して半導体基板11へ静電気が放電され、その他の接合は降伏しない。一方、不純物層の下面は一般に側面に比べて面積が広いので、不純物層17、28間の接合面積を広くすることができる。従って、これらの間で流れる接合降伏電流の密度を低くすることができ、接合破壊が生じにくい。
請求項（抜粋）：
第1導電型の不純物層の下面の少なくとも一部に第2導電型の不純物層が設けられており、前記第1及び第2導電型の不純物層間の接合耐圧が前記第1導電型の不純物層と前記第2導電型の不純物層以外の部分との間の接合耐圧よりも低い半導体装置。
引用特許：
前のページに戻る
