特許

J-GLOBAL ID：200903052911427759

DMA転送方式

発明者： 高谷 文夫
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 阿部 龍吉 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-284865
公開番号（公開出願番号）：特開平7-141288
出願日： 1993年11月15日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 構成が大がかりにならず、かつ高速にデータをパイプライン処理する制御部を実現する。【構成】 2チャネル以上で1転送サイクルごとの順番に動作するDMA制御部1aと、多段のパイプラインで処理を行う専用集積回路2aと、処理結果を格納するメモリ部3と、外部機器とのインタフェース部4と、装置全体を制御するCPU5とを備え、DMA制御部1aは、各チャネルが転送動作を開始する迄の遅延転送サイクル数を2以上となるように構成した。これにより、無駄な動作をなくすことができる。

請求項（抜粋）：

2チャネル以上で1転送サイクルごとの順番に動作するDMA制御部と、多段のパイプラインで処理を行う専用集積回路と、処理結果を格納するメモリ部と、外部機器とのインタフェース部と、装置全体を制御するCPUとを備え、DMA制御部は、各チャネルが転送動作を開始する迄の遅延転送サイクル数を2以上となるように構成したことを特徴とするDMA転送方式。

IPC (4件)：

G06F 13/28 310 ,  G06F 9/38 310 ,  G06T 1/60 ,  G06T 1/20

FI (2件)：

G06F 15/64 450 E ,  G06F 15/66 L