小型集積回路の作製における用途に適したガス浸漬レーザアニーリング方法

発明者： ,
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公表公報
出願番号（国際出願番号）：特願2000-568107
公開番号（公開出願番号）：特表2002-524846
出願日： 1998年11月25日
公開日（公表日）： 2002年08月06日
要約：

【要約】実質的に透明な絶縁素子(102)により分離される複数の浅層接合の金属酸化膜半導体電界効果トランジスタ(MOSFET)を作製する方法。本方法は、シリコンウェハ中のシリコン(200)の選択深さをアモルファス化する工程を含む。表面に、誘電性で照射吸収の良い材料の層を堆積させ、アモルファス化したくない領域を保護する。溶融したシリコンを冷却および再結晶化した後、高吸収の材料の表面層を除去する。

請求項（抜粋）：

複数の間隔付けられたMOSFETの各々のソース接合部およびドレイン接合部の少なくとも特定の部分を、基板表面層の選択領域上に作製する方法において、該間隔付けられたMOSFETの各々はnチャンネルおよびpチャンネルの中から別個に選択されたチャンネルを備え、該選択領域は、作製される該複数のMOSFETの隣接する結晶性シリコン材料間に配置される選択波長のレーザ照射に対して実質的に透明な第1の選択材料で構成される絶縁素子を備え、該方法は、 (a)作製中の該複数のMOSFETの該結晶性シリコン材料の表面層を、選択深さまでアモルファス化する工程と、 (b)各MOSFETのnまたはpの種類に適した選択された分量のドーパントを、該作製される間隔付けられた該複数のMOSFETの各MOSFETに対応する該アモルファスシリコン表面に選択的にイオン注入を施す工程と、 (c)第1の選択厚さの第2の選択材料の少なくとも1層を、該基板の該表面層の選択領域全体上に堆積する工程であって、該第2の選択材料の該層は、(1)入射してくるレーザ照射の選択波長を吸収し、(2)結晶性シリコンの溶融温度よりも高い溶融温度を有する、工程と、 (d)該第2の選択材料の該層の該表面の選択領域全体を、該選択波長の実質的に均一なエネルギーレーザ照射の選択値でフラッドする工程であって、該選択値は、該選領域の下にあるシリコンがアモルファス化されたシリコンを溶融するのには十分であるが、結晶性シリコンを溶融するのには不十分な温度まで加熱される温度であり、これにより、該溶融したシリコンを冷却した後、該シリコンを再結晶化させる工程と、を包含する方法。

IPC (5件)：

H01L 21/8238 , H01L 21/20 , H01L 21/265 602 , H01L 27/092 , H01L 29/78

FI (4件)：

H01L 21/20 , H01L 21/265 602 C , H01L 27/08 321 E , H01L 29/78 301 S

Fターム (39件)：

5F048AA07 , 5F048AC03 , 5F048BA14 , 5F048BB05 , 5F048BB08 , 5F048BC06 , 5F048BC15 , 5F048BE03 , 5F048DA25 , 5F048DB06 , 5F052AA02 , 5F052BA12 , 5F052BB07 , 5F052GC01 , 5F052HA06 , 5F052JA04 , 5F140AA13 , 5F140AA28 , 5F140AB03 , 5F140BA01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG08 , 5F140BG41 , 5F140BH15 , 5F140BH22 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK09 , 5F140BK10 , 5F140BK13 , 5F140BK19 , 5F140BK21 , 5F140BK22 , 5F140CB04 , 5F140CB08 , 5F140CE18

引用特許：

審査官引用 (9件)

薄膜半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-122835 出願人：セイコーエプソン株式会社
特開平4-332120
特開昭62-199012

全件表示

前のページに戻る