特許

J-GLOBAL ID：200903052932409106

半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子

発明者： 和田 貢 ,  国安 利明 ,  福永 敏明
出願人/特許権者： 富士写真フイルム株式会社
代理人 (1件)： 柳田 征史 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-077672
公開番号（公開出願番号）：特開2003-282447
出願日： 2002年03月20日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】 広範囲に亘って欠陥密度が低い半導体素子用基板を得る。【解決手段】 ベース基板1上に、GaNバッファ層2、第一のGaN層3を順次積層し、この第一のGaN層3上にSiO2膜4を形成し、直径2.0μmの複数の円形開口4aを有するパターンとする。このSiO2膜4をマスクとして、第一のGaN層3を1.0μmの深さまでエッチングすることにより、GaN層3に、円柱状の複数の穴3bを形成する。その後、SiO2膜4を除去し、上面に複数の穴3bが形成された第一のGaN層3上に第二のGaN層5を上面が平坦化するまで結晶成長させる。

請求項（抜粋）：

上面に開口面積が0.005〜100μm2、深さ0.1〜10.0μmの複数の穴を有する第一のGaN層を形成する第一の工程と、前記第一のGaN層上に第二のGaN層を、上面が平坦化するまで結晶成長させる第二の工程とを含むことを特徴とする半導体素子用基板の製造方法。

IPC (3件)：

H01L 21/205 ,  H01L 33/00 ,  H01S 5/323 610

FI (3件)：

H01L 21/205 ,  H01L 33/00 C ,  H01S 5/323 610

Fターム (23件)：

5F041AA40 ,  5F041CA40 ,  5F041CA67 ,  5F041CA75 ,  5F045AA04 ,  5F045AA08 ,  5F045AB14 ,  5F045AB32 ,  5F045AC01 ,  5F045AC08 ,  5F045AC12 ,  5F045AC19 ,  5F045AD09 ,  5F045AD14 ,  5F045AF04 ,  5F045AF09 ,  5F045BB12 ,  5F045CA12 ,  5F045HA03 ,  5F073CA02 ,  5F073CB05 ,  5F073CB07 ,  5F073DA07