特許

J-GLOBAL ID：200903052950428932

マルチプロセッサシステムで用いられるトレース方法及びトレース装置

発明者： 谷岡 隆浩
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-322702
公開番号（公開出願番号）：特開2000-148533
出願日： 1998年11月12日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 開発コストの低減、トレース性能の向上を図る。【解決手段】 マルチプロセッサシステムを構成する複数のプロセッサのうちの1つのプロセッサ10-iをトレーサとして動作させ、トレーサとして動作するプロセッサ10-i以外の複数のプロセッサ10-jの動作によってグローバルバス12上に流れるトレース情報をプロセッサ10-iのバスブリッジ120-i内のトレーサ回路によりバスブリッジ120-iに引き込み、バスブリッジ120-i内のCTAGインタフェースを介してバスブリッジ120-iに接続されるCTAGRAMに記憶させてトレース情報の採取を行う。

請求項（抜粋）：

複数のプロセッサがバスに接続されるマルチプロセッサシステムのプロセッサが動作しているときに、バスに流れるデータやコマンドを順に追うためのトレース方法であって、前記複数のプロセッサのうち、記憶手段を有し、トレースモードに設定可能な1つの特定プロセッサをトレースモードに設定することで、該特定プロセッサ以外のプロセッサの動作によって前記バスに流れるデータやコマンドを順次前記特定プロセッサに引き込ませ、引き込んだデータやコマンドを前記特定プロセッサが管轄する記憶手段に順次記憶させてトレース情報を採取させることを特徴とするマルチプロセッサシステムで用いられるトレース方法。

IPC (4件)：

G06F 11/28 ,  G06F 11/28 310 ,  G06F 15/173 ,  G06F 15/177 678

FI (4件)：

G06F 11/28 J ,  G06F 11/28 310 B ,  G06F 15/173 A ,  G06F 15/177 678 H

Fターム (10件)：

5B042GA11 ,  5B042GA32 ,  5B042MA08 ,  5B042MA20 ,  5B042MC01 ,  5B042MC09 ,  5B045BB12 ,  5B045BB14 ,  5B045JJ08 ,  5B045JJ49