特許
J-GLOBAL ID：200903052950814786
半導体集積回路の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-040801
公開番号（公開出願番号）：特開平6-252345
出願日： 1993年03月02日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】高精度アナログ回路に用いられる半導体集積回路において、容量値の電圧依存性が小さいコンデンサを製造する。【構成】コンデンサの上部電極および下部電極に多結晶シリコン膜あるいはタングステンシリサイド膜7を用い、上部電極は絶縁ゲート型電界効果トランジスタのゲート電極を形成する工程で同時に形成し、絶縁ゲート型電界効果トランジスタのソース・ドレイン領域8を形成するために不純物を導入する工程において、コンデンサの上部電極にも不純物が入るようにする。
請求項（抜粋）：
半導体基板上にフィールド酸化膜を形成しPチャネルおよびNチャネルトランジスタ用の素子形成領域を形成する工程と、全面に多結晶シリコン膜を形成したのちパターニングし前記フィールド酸化膜上にコンデンサの下部電極を形成する工程と、全面に誘電体膜を形成したのちパターニングし前記下部電極の表面にのみ残したのち前記素子形成領域の前記半導体基板上にゲート酸化膜を形成する工程と、全面に多結晶シリコン膜または高融点金属シリサイド膜を形成したのちパターニングし前記誘電体膜上に上部電極をそして前記ゲート酸化膜上にゲート電極を形成する工程と、Pチャネルトランジスタ用の前記素子領域をフォトレジスト膜で覆ったのち前記上部電極および前記ゲート電極にN型不純物を導入する工程とを含むことを特徴とする半導体集積回路の製造方法。
引用特許：
前のページに戻る
