特許

J-GLOBAL ID：200903052956545302

入力/出力読出しデータがプロセッサローカルキャッシュに直接配置されるコンピュータシステム

発明者： ブレイン ディー ゲイザー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 後藤 政喜 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-332148
公開番号（公開出願番号）：特開2002-197047
出願日： 2001年10月30日
公開日（公表日）： 2002年07月12日
要約：

【要約】【課題】 大型マルチプロセッサシステムにおいてI/O待ち時間を低減する。【解決手段】 マルチノードシステムにおけるノード(100、200、300)は、共有キャッシュメモリ(104、204、304)を含む。I/Oデータは、共有キャッシュに直接キャッシュされる。その結果、I/Oデータに対するプロセッサ読出し命令は、メモリトランザクションの待ち時間を必要としない。ノード間のI/O通信は、別個のI/Oスイッチ(314)かまたは高速相互接続ネットワーク(112、212、308)によって行われてよい。

請求項（抜粋）：

コンピュータシステムであって、複数のプロセッサ(102、202、302)と、該プロセッサのうちの少なくともいくつかによって共有されるメモリ(110、210、310)と、該プロセッサのうちの少なくともいくつかによって共有されるキャッシュ(104、204、304)と、該複数のプロセッサのうちの要求しているプロセッサに対し入力データを供給する少なくとも1つの入力/出力システム(108、208、314)と、を具備し、前記入力データは、該要求しているプロセッサが最初に該入力データを前記メモリからフェッチさせる必要なく、該入力データが前記キャッシュから該要求しているプロセッサに入手可能であるように、該キャッシュに直接配置されるコンピュータシステム。

IPC (5件)：

G06F 13/12 330 ,  G06F 12/08 509 ,  G06F 12/08 513 ,  G06F 12/08 551 ,  G06F 12/08 555

FI (5件)：

G06F 13/12 330 T ,  G06F 12/08 509 E ,  G06F 12/08 513 ,  G06F 12/08 551 Z ,  G06F 12/08 555

Fターム (7件)：

5B005JJ11 ,  5B005KK02 ,  5B005MM01 ,  5B014EB03 ,  5B014FB03 ,  5B014GA15 ,  5B014GC36