特許
J-GLOBAL ID:200903052968405972

絶縁ゲート型半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 岡戸 昭佳 ,  富澤 孝 ,  山中 郁生
公報種別:公開公報
出願番号(国際出願番号):特願2004-158575
公開番号(公開出願番号):特開2005-340552
出願日: 2004年05月28日
公開日(公表日): 2005年12月08日
要約:
【課題】堆積絶縁層内の膜質を改善し,堆積絶縁層内のシームやボイドの影響による素子特性の劣化を抑制した絶縁ゲート型半導体装置の製造方法を提供すること。【解決手段】本発明の半導体装置の製造方法では,ゲートトレンチ21を形成した後,ゲートトレンチ21に対して不純物をドープしない,いわゆるノンドープの絶縁膜の埋め込みを行う。その後,堆積絶縁層23の一部をエッチバックし,ゲート電極22のスペースを確保する。その後,酸化性雰囲気にてアニール処理を行う。これにより,ゲートトレンチ21の壁面沿いに熱酸化膜83が形成され,堆積絶縁層23中のシームが消滅するとともに堆積絶縁層23の表層面の化学的結合力が向上する。その後,ウェットエッチングにて半導体基板の表面の洗浄処理を行う。その後,エッチバックにて設けられたスペースにゲート材を充填する。【選択図】 図1
請求項(抜粋):
トレンチ型電極構造を有する絶縁ゲート型半導体装置の製造方法において, 半導体基板の上面からトレンチ部を形成するトレンチ部形成工程と, 前記トレンチ部形成工程にてトレンチ部を形成した後に,そのトレンチ部内に絶縁物の堆積による堆積絶縁層を形成する絶縁物堆積工程と, 前記絶縁物堆積工程にて堆積絶縁層を形成した後に,堆積絶縁層の一部を除去するエッチバック工程と, 前記エッチバック工程にて堆積絶縁層の一部を除去した後に,酸化性雰囲気にてアニール処理を行うアニール工程と, 前記アニール工程にてアニール処理を行った後に,ウェットエッチングにて表面の酸化膜層を除去するウェットエッチング工程と, 前記ウェットエッチング工程にて酸化膜を除去した後に,トレンチ部の壁面に沿って絶縁膜を形成する絶縁膜形成工程と, 前記絶縁膜形成工程にて絶縁膜を形成した後に,堆積絶縁層の上面上に電極層を形成する電極層形成工程と含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
IPC (2件):
H01L29/78 ,  H01L21/336
FI (5件):
H01L29/78 653A ,  H01L29/78 652J ,  H01L29/78 658A ,  H01L29/78 658F ,  H01L29/78 658Z
引用特許:
出願人引用 (2件) 審査官引用 (4件)
全件表示

前のページに戻る