特許
J-GLOBAL ID：200903052970908256
畳込み符号ならびにトレリス符号用の復号アルゴリズムとそれを用いる受信装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-080420
公開番号（公開出願番号）：特開平8-279765
出願日： 1995年04月05日
公開日（公表日）： 1996年10月22日
要約：
【要約】【目的】 畳み込み符号ならびにトレリス符号を復号する回路において、計算手数を減らし処理の高速化を図る。【構成】 パスメトリック比較回路102により前回のパスメトリックを比較して、小さいメトリックのパスを選び、その選んだパスから延びる枝のメトリックを枝メトリック計算回路101で求め、ACS回路103で前回のパスメトリックと加算比較し、最も小さいメトリックを今回のパスメトリックとして出力し、パスメトリックメモリの更新と生き残りパスに対応する推定情報ビットをパスメモリへ出力するが、前記回路でパスメトリックメモリ104から時刻i-1の各状態のパスメトリックSn(i-1)(n=0,1,......,N-1)を読み出して比較し、小さいものからK個(N-2≧K≧1)選び、このK個に対してのみ枝メトリックを求めるパスメトリック比較回路102を設ける。
請求項（抜粋）：
枝メトリック演算前にパスメトリックメモリからパスメトリックを読み込み比較を行なうパスメトリック比較回路と、該パスメトリック比較回路により比較選択されたパスに接続する枝のメトリックを計算する枝メトリック計算回路と、枝メトリックと前回のパスメトリックを加算して比較し小さい値の方を選択して今回のパスメトリックとするACS回路と、パスメトリックを記憶するパスメトリックメモリと、該ACS回路によって選択された枝が対応する推定情報ビットを記憶するパスメモリを備えた復号回路において、該パスメトリック比較回路でパスメトリックの比較を行ない、パスメトリックの小さいものからK個選んで、その選ばれたパスについてのみビタビアルゴリズムを実行することを特徴とする復号アルゴリズム。
IPC (2件)：
FI (2件)：
前のページに戻る
