特許

J-GLOBAL ID：200903053008240460

半導体装置の製造方法

発明者： 赤尾 真哉
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-029691
公開番号（公開出願番号）：特開2002-231701
出願日： 2001年02月06日
公開日（公表日）： 2002年08月16日
要約：

【要約】【課題】 写真製版装置の解像限界よりも小さなパターンを有する半導体装置の製造方法を提供することを主要な目的とする。【解決手段】 第1のレジストパターン2をマスクに用いて、被加工物1bを異方性エッチングし、被加工物1のパターンを形成する。第1のレジストパターン2を除去し、その後、除去された部分1aを埋込み、かつ残された部分1bにわずかにかかる第2のレジストパターン3を形成する。第2のレジストパターン3をマスクに用いて、残された部分1bをさらに異方性エッチングし、被加工物のより小さなパターンを形成する。第2のレジストパターン3を除去する。

請求項（抜粋）：

写真製版装置の解像限界よりも小さなパターンを有する半導体装置の製造方法であって、被加工物の上に第1のレジストパターンを形成する工程と、前記第1のレジストパターンをマスクに用いて、前記被加工物を異方性エッチングし、それによって除去された部分と残された部分とからなる、前記被加工物のパターンを形成する工程と、前記第1のレジストパターンを除去する工程と、前記除去された部分を埋込み、かつ前記残された部分にわずかにかかる第2のレジストパターンを形成する工程と、前記第2のレジストパターンをマスクに用いて、前記残された部分をさらに異方性エッチングし、それによって前記被加工物のより小さなパターンを形成する工程と、前記第2のレジストパターンを除去する工程と、を備えた半導体装置の製造方法。

IPC (3件)：

H01L 21/3065 ,  H01L 21/027 ,  H01L 21/3213

FI (3件)：

H01L 21/302 J ,  H01L 21/30 514 B ,  H01L 21/88 C

Fターム (20件)：

5F004AA16 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004DB09 ,  5F004DB10 ,  5F004DB17 ,  5F033HH04 ,  5F033HH08 ,  5F033HH19 ,  5F033HH28 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ26 ,  5F033RR04 ,  5F033RR06 ,  5F033XX03 ,  5F046AA20 ,  5F046BA04