特許

J-GLOBAL ID：200903053037794726

マスタースライス型半導体集積回路

発明者： 松原 伸成
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-219352
公開番号（公開出願番号）：特開平6-069471
出願日： 1992年08月18日
公開日（公表日）： 1994年03月11日
要約：

【要約】 (修正有)【目的】メモリセルを高密度に形成することのできる基本セルが配列されたマスタースライス型半導体集積回路を提供する。【構成】各基本セルが、Pチャンネルトランジスタ群60、第1のNチャンネルトランジスタ群70、及び第2のNチャンネルトランジスタ群80により構成されている。またこのPチャンネルトランジスタ群60が互いに平行に図の上下方向に延びる第1及び第2のゲート電極61,62と、これら第1及び第2のゲート電極61,62により互いに左右に隔てられた第1、第2及び第3のPチャンネルソースドレイン領域63,64,65と、やはり第1及び第2のゲート電極61,62により互いに左右に隔てられた第4,第5及び第6のPチャンネルソースドレイン領域66,67,68とにより形成されている。

請求項（抜粋）：

互いに平行に上下方向に延びる第1及び第2のゲート電極と、これら第1及び第2のゲート電極により互いに左右に隔てられた第1、第2及び第3のPチャンネルソースドレイン領域と、前記第1及び第2のゲート電極により互いに左右に隔てられた、前記第1、第2及び第3のPチャンネルソースドレイン領域にそれぞれ上下方向に隣接して形成された第4,第5及び第6のPチャンネルソースドレイン領域とからなるPチャンネルトランジスタ群、該Pチャンネルトランジスタ群に上下方向に隣接して配置された、互いに平行に上下方向に延びる第3及び第4のゲート電極とこれら第3及び第4のゲート電極で互いに左右に隔てられた第1,第2及び第3のNチャンネルソースドレイン領域とかならなる第1のNチャンネルトランジスタ群、および該第1のNチャンネルトランジスタ群に上下方向に隣接して配置された、複数のNチャンネルトランジスタからなる第2のNチャンネルトランジスタ群を具備した基本セルが多数配列されてなることを特徴とするマスタースライス型半導体集積回路。

IPC (3件)：

H01L 27/118 ,  H01L 27/092 ,  H01L 27/108

FI (3件)：

H01L 21/82 M ,  H01L 27/08 321 J ,  H01L 27/10 321

引用特許：

審査官引用 (4件)

• 特開昭63-084047
  
• 特開昭60-047441
  
• 特開昭60-017930
  
• 特開平2-181949