特許

J-GLOBAL ID：200903053067309873

縦型フラッシュメモリセル

発明者： 西橋 一嘉
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平7-110308
公開番号（公開出願番号）：特開平8-288411
出願日： 1995年04月12日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】 書き込み動作中におけるディスターブ現象の発生および書き込み特性の劣化を防止することができるようにする。【構成】 縦型フラッシュメモリセルは、P型シリコンからなる柱状部11と、この柱状部11の下端部の周囲に形成されたソース12と、柱状部11の上端部に形成されたドレイン13を備えている。柱状部11の側周部のうちドレイン13側の一部11aを除く部分の周囲には、酸化膜14を介してフローティングゲート15が形成され、フローティングゲート15の側周部および柱状部11の側周部のうちの一部11aの周囲には、ONO膜16を介してコントロールゲート17が形成されている。コントロールゲート17は、柱状部11の側周部のうちの一部11aの周囲に形成された部分が選択トランジスタのゲート17aとして機能する。

請求項（抜粋）：

半導体基板上において垂直方向に形成された柱状部と、この柱状部内にチャネルが形成されるように、柱状部の上下位置に形成されたドレイン領域およびソース領域と、前記柱状部の側部のうちドレイン領域側の一部を除く部分に絶縁層を介して対向するように形成されたフローティングゲートと、このフローティングゲートの外側および前記柱状部の側部のうちドレイン領域側の一部に絶縁層を介して対向するように形成され、前記柱状部の側部のうちドレイン領域側の一部に対向する部分が選択トランジスタのゲートとして機能するコントロールゲートとを備えたことを特徴とする縦型フラッシュメモリセル。

IPC (6件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  G11C 16/04 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  G11C 17/00 307 D ,  H01L 27/10 434