特許
J-GLOBAL ID：200903053072727934
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平6-099409
公開番号（公開出願番号）：特開平7-307401
出願日： 1994年05月13日
公開日（公表日）： 1995年11月21日
要約：
【要約】【目的】DMOSを含んだBiCMOS技術において、工程数を削減し、工期の短い、価格低減の可能な製造方法を提供する。【構成】P型ウェル5の表面にアクセプタ型不純物を極浅くイオン打ち込みしてチャンネルイオン打ち込み層8を形成し、ゲート絶縁膜9および局所酸化膜7aの上にポリシリコンのゲート電極10を形成する。次に、バイポーラトランジスタのプロセスを援用し、ゲート電極10をマスクとしてP型ベース領域21形成のためのイオン注入を行う。この後、CMOSプロセスのLDD構造の形成工程を援用して高温でゲート電極10の両側に側壁25を形成し、同時にイオン注入した不純物を拡散させてP型ベース領域21を形成する。更に、CMOSプロセスのN+ 型ソース・ドレイン工程を援用して、側壁25をマスクとしてN+型ソース領域26NSを自己整合的に形成する。
請求項（抜粋）：
第一導電型半導体領域内に第二導電型ウェルを形成した後、ゲート絶縁膜を介してゲート電極を形成し、このゲート電極をマスクとして第二導電型ウェルの主面側に自己整合的に第二導電型ベース領域を形成し、ゲート電極の両側に側壁を形成してから、第二導電型ベース領域の主面側に第一導電型ソース領域を側壁をマスクとして自己整合的に形成して成る第一導電型チャネルのDMOSトランジスタを有する半導体装置の製造方法において、第二導電型ベース領域のドライブ熱処理工程として、側壁の形成工程を援用することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8249
, H01L 27/06
