特許
J-GLOBAL ID：200903053108866553
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐伯 忠生 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-085732
公開番号（公開出願番号）：特開平7-007000
出願日： 1993年03月20日
公開日（公表日）： 1995年01月10日
要約：
【要約】【目的】 DRAMのトレンチ型又はスタック型のセル構造において、製造工程を複雑化させたり、製造コストを上昇させたりすることなく、しかも、Si基板の表面部のSi膜またはSi層の形状に関係なく、その表面をÅレベルの微細な粗さで均一に粗面化できるようにし、かつ、その粗面化量を精密・正確にコントロールできるようにする。【構成】 Fe、Ni、Cu、Zn、Al、又はCr・・・等の金属物質をppbレベルで含有するSC1等の洗浄液にSi基板20を浸漬し、その表面を洗浄した後、乾燥させてSi基板表面に金属物質21を含んだシリコン酸化膜22を形成し、シリコン酸化膜22が形成されたSi基板表面にSiがシリコン酸化膜に対して高選択比でエッチングされる等方性エッチングを行ない、微細な凹凸25・・・を形成する。
請求項（抜粋）：
表面部にSi(シリコン)膜またはSi層を有する基体を金属物質を含有する液体で洗浄する工程と、その後、乾燥させて前記基体上に前記金属物質を含むシリコン酸化膜を形成する工程と、前記シリコン酸化膜をSiがシリコン酸化膜に対して高選択比でエッチングされる等方性エッチング工程と、を含む半導体装置の製造方法。
IPC (5件)：
H01L 21/3065
, H01L 27/04
, H01L 21/822
, H01L 21/8242
, H01L 27/108
H01L 21/302 N
, H01L 27/04 C
, H01L 27/10 325 M
