特許

J-GLOBAL ID：200903053124766470

プロセッサのパイプラインの設計方法および設計システム

発明者： ロバート・エス・シュレイバー ,  シャイル・エイ・グプタ ,  バントウォール・アール・ロウ ,  ヴィノッド・ケイ・キャサエル ,  サントッシュ・ジー・アブラハム
出願人/特許権者： ヒューレット-パッカード デベロップメント カンパニー エル.ピー.
代理人 (1件)： 特許業務法人アイ・ピー・エス
公報種別：公表公報
出願番号（国際出願番号）：特願2004-550023
公開番号（公開出願番号）：特表2006-505061
出願日： 2003年10月10日
公開日（公表日）： 2006年02月09日
要約：

【課題】 プロセッサのパイプラインの設計の方法、ソフトウェア、およびシステムを提供する。【解決手段】 パイプラインを設計する方法であって、標準プログラミング言語で表されたタスクプロシージャであって、計算ステップのシーケンスを含む、タスクプロシージャ、を受け取るステップと、パイプラインの性能要件を受け取るステップと、パイプラインのハードウェア記述を自動的に作成するステップと、を含み、パイプラインは複数の相互接続されたプロセッサステージを備え、プロセッサステージのそれぞれは計算ステップの各1つを実行し、パイプラインはパイプラインの性能要件と一致した特性を有する。

請求項（抜粋）：

パイプラインを設計する方法であって、 標準プログラミング言語で表されたタスクプロシージャであって、計算ステップのシーケンスを含む、タスクプロシージャ、を受け取るステップと、 前記パイプラインの性能要件を受け取るステップと、 前記パイプラインのハードウェア記述を自動的に作成するステップと、 を含み、 前記パイプラインは複数の相互接続されたプロセッサステージを備え、該プロセッサステージのそれぞれは前記計算ステップの各1つを実行し、前記パイプラインは該パイプラインの前記性能要件と一致した特性を有する、 方法。

IPC (1件)：

G06F 17/50

FI (1件)：

G06F17/50 654M

Fターム (2件)：

5B046AA08 ,  5B046BA03

引用特許：

出願人引用 (3件)

• 米国特許第6,298,071号
  
• 米国特許第5,764,951号
  
• 国際公開第01/59593号
  

引用文献：

審査官引用 (4件)

• PICO-NPA: High-Level Synthesis of Nonprogrammable Hardware Accelerators
• PICO: Automatically Designing Custom Computers
• Cycle-time Aware Architecture Synthesis of Custom Hardware Accelerators
• The High-Level Synthesis of Digital Systems