特許

J-GLOBAL ID：200903053133411374

マイクロコンピユータ

発明者： 斉藤 薫
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平3-316762
公開番号（公開出願番号）：特開平5-151017
出願日： 1991年11月29日
公開日（公表日）： 1993年06月18日
要約：

【要約】【目的】 テスト専用の外部端子数を増大させることなく、簡単な制御で、マイクロコンピュータ内の各マクロブロック等の単体の機能テストを的確に行う。【構成】 テスト時に、テスト回路60からマクロ選択信号が出力され、CPUコア31、周辺機能マクロ32〜34あるいはRAMマクロ35のうちのテスト対象となるものが選択される。そして、テスト回路60からテスト対象となるブロックへ、テストバス70を介してテストパターンが供給され、そのテストパターンによってテスト対象のブロックがテストを実行し、そのテスト結果をテストバス70を介してテスト回路60へ戻す。テスト回路60では、テストバス70から送られてきたテスト結果と期待値とを比較判定する。

請求項（抜粋）：

マイクロコンピュータ全体をプログラム制御する中央処理装置を有するCPUコアと、前記中央処理装置により制御されて前記プログラムを実行する複数のマクロブロックとが、1チップ内に搭載されたマイクロコンピュータにおいて、マクロ選択信号に基づき、前記CPUコア及び前記複数のマクロブロックのそれぞれの入出力を制御する複数の入出力制御手段と、前記各入出力制御手段を介して前記CPUコア及び前記複数のマクロブロックにそれぞれ共通接続されたテストバスと、前記テストバスに接続され、前記マクロ選択信号を出力して前記CPUコア及びマクロブロックのいずれか一つを選択し、そのテスト対象に対しテストパターンを供給してテストを実行させるテスト回路とを、前記1チップ内に設けたことを特徴とするマイクロコンピュータ。

IPC (3件)：

G06F 11/22 340 ,  G06F 15/78 510 ,  G11C 29/00 303

引用特許：

審査官引用 (4件)

• 特開昭61-112248
  
• 特開昭62-224836
  
• 特開昭64-015834
  
• 特開平2-128235