特許

J-GLOBAL ID：200903053140584101

素子の実装方法

発明者： 棚橋 昭
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 碓氷 裕彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-326467
公開番号（公開出願番号）：特開平7-183338
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】 はんだバンプの組織を微細化し、配線パターンの形成された基板とはんだバンプの形成された素子との熱圧着法による接合強度を高くする。【構成】 半導体基板1に連続的にCu2とはんだをメッキし、その後YAGレーザー光によりはんだを溶融し雰囲気中において急冷し、はんだバンプ3を形成する。その後、圧力および熱を加えながら熱圧着する。急冷したはんだバンプ3によりその組織は微細化され、熱圧着後の接合強度は、従来の炉中リフローのはんだバンプにくらべ上昇する。

請求項（抜粋）：

素子に形成した接続端子を熱圧着法により配線パターンが形成された基板と接続するようにした素子の実装方法において、前記接続端子は、前記配線パターンの主金属と合金化されにくい金属と前記配線パターンの主金属と合金化されやすい金属とを含有するものであり、前記接続端子は、前記素子上にて溶融したのちに、炉中にて溶融し炉中にて自然冷却により形成された接続端子の組織よりも微細化されるように冷却して形成されたことを特徴とする素子の実装方法。

IPC (3件)：

H01L 21/603 ,  H01L 21/60 311 ,  H01L 21/321

FI (2件)：

H01L 21/92 F ,  H01L 21/92 D