特許

J-GLOBAL ID：200903053152290405

積層型セラミック電子部品およびその製造方法ならびに電子装置

発明者： 酒井 範夫
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-090465
公開番号（公開出願番号）：特開2001-284811
出願日： 2000年03月29日
公開日（公表日）： 2001年10月12日
要約：

【要約】【課題】 積層体の内部において、ビアホール導体とライン導体とが接続されるとき、ライン導体がビアホール導体の径方向寸法以下の幅方向寸法しか有していない場合、これらライン導体とビアホール導体との接続不良が生じやすい。【解決手段】 ライン導体28を形成するための導電性ペーストの印刷工程において、ライン導体28の形成と同時に、ビアホール導体25の径方向寸法dより大きい径方向寸法Dを有しかつその中央部にビアホール導体25を位置させた状態で接続ランド29を形成し、この接続ランド29を介してライン導体28とビアホール導体25とを接続するようにする。

請求項（抜粋）：

積層された複数のセラミック層をもって構成される積層体を備え、前記セラミック層の特定のものに関連して配線導体が設けられ、前記配線導体は、特定の前記セラミック層を貫通するように延びるビアホール導体と前記セラミック層の間の特定の界面に沿って延びるライン導体とを備え、前記ライン導体は、前記ビアホール導体の径方向寸法以下の幅方向寸法を有し、かつ前記特定の界面上で前記ビアホール導体に接続されている、積層型セラミック電子部品であって、前記ライン導体は、前記ビアホール導体の径方向寸法より大きい径方向寸法を有する接続ランドを有し、かつ前記接続ランドの中央部に前記ビアホール導体を位置させた状態で前記接続ランドを介して前記ビアホール導体に接続されている、積層型セラミック電子部品。

FI (5件)：

H05K 3/46 N ,  H05K 3/46 C ,  H05K 3/46 H ,  H05K 3/46 Q ,  H05K 3/46 S

Fターム (9件)：

5E346AA02 ,  5E346AA43 ,  5E346BB16 ,  5E346CC16 ,  5E346DD34 ,  5E346EE24 ,  5E346EE29 ,  5E346FF18 ,  5E346GG15