特許
J-GLOBAL ID：200903053155179971
パケット通信におけるローカルメモリ型DMA制御方式
発明者：
出願人/特許権者：
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-201503
公開番号（公開出願番号）：特開平6-052081
出願日： 1992年07月28日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】 本発明はパケット通信におけるローカルメモリ型DMA制御方式に関し、通信プロセッサとCPUとのメモリアクセス競合を回避することで、通信回線が数多い場合にCPUの処理能力を低下させないようにすることを目的とする。【構成】 プロトコルの下位レイヤを処理する通信プロセッサ3と上位レイヤを処理するソフトウェアを実装する中央処理装置1とを備えたパケット通信におけるローカルメモリ型DMA制御方式であって、通信プロセッサ3ごとに設けられ、通信プロセッサ3と直接接続され、ソフトウェアが直接アクセスできるデュアルポートメモリ2を具備するよう構成される。
請求項（抜粋）：
パケット通信におけるプロトコルの下位レイヤを処理する通信プロセッサ(3)とプロトコルの上位レイヤを処理するソフトウェアを実装する中央処理装置(1)とを備えたパケット通信におけるローカルメモリ型DMA制御方式であって、該通信プロセッサ(3)ごとに設けられ、該通信プロセッサ(3)と直接接続され、該ソフトウェアが直接アクセスできるデュアルポートメモリ(2)を具備し、通信回線が多数収容された場合または通信回線速度が速い場合でも通信プロセッサ(3)と中央処理装置(1)の双方の処理能力を低下させないようにしたパケット通信におけるローカルメモリ型DMA制御方式。
IPC (2件)：
G06F 13/00 353
, H04L 12/56
