特許

J-GLOBAL ID：200903053181637546

半導体装置の製造方法及びその装置

発明者： 福永 明
出願人/特許権者： 株式会社荏原製作所
代理人 (4件)： 渡邉 勇 ,  堀田 信太郎 ,  小杉 良二 ,  森 友宏
公報種別：公開公報
出願番号（国際出願番号）：特願2003-156500
公開番号（公開出願番号）：特開2004-363155
出願日： 2003年06月02日
公開日（公表日）： 2004年12月24日
要約：

【課題】ダマシンプロセスによって配線を形成する際の平坦化によって必然的に配線の露出表面に生じるダメージ層の影響をなくして、高い歩留りで半導体装置等を製造できるようにした。【解決手段】表面に設けた層間絶縁膜に配線用の微細凹部を形成した基板を用意し、基板の表面に配線材料を成膜して該配線材料を前記微細凹部内に埋込み、基板の表面に余剰に成膜された配線材料を除去し平坦化して配線材料からなる配線を形成し、配線の露出表面に形成されたダメージ層を修復する。【選択図】 図3

請求項（抜粋）：

表面に設けた層間絶縁膜に配線用の微細凹部を形成した基板を用意し、 基板の表面に配線材料を成膜して該配線材料を前記微細凹部内に埋込み、 基板の表面に余剰に成膜された前記配線材料を除去し平坦化して前記配線材料からなる配線を形成し、 前記配線の露出表面に形成されたダメージ層を修復することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/3205 ,  H01L21/304 ,  H01L21/306 ,  H01L21/3065

FI (4件)：

H01L21/88 K ,  H01L21/304 622X ,  H01L21/302 104C ,  H01L21/306 F

Fターム (30件)：

5F004AA07 ,  5F004DA00 ,  5F004DA24 ,  5F004EB02 ,  5F033HH11 ,  5F033HH15 ,  5F033JJ11 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ46 ,  5F033QQ48 ,  5F033QQ50 ,  5F033QQ94 ,  5F033XX00 ,  5F033XX01 ,  5F043AA23 ,  5F043BB15 ,  5F043DD02 ,  5F043FF07 ,  5F043GG10