多値式半導体メモリ装置およびその不良救済方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-053523
公開番号（公開出願番号）：特開平11-250695
出願日： 1998年03月05日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】多値式半導体メモリでは、物理的に1メモリセルで不良が発生した場合、1メモリセルから読み出されるデータが複数不良である場合があり、同じデータ数をECC救済する場合、多値でない場合に比べ救済率が下がってしまい、また読出したデータを一度でECC救済する構成となっているため、全てのデータを全て読出した後でないとECC救済出来ず、最後のデータが確定するまでは、ECC救済後のデータを出力出来ず、処理速度が遅い問題があった。【解決手段】ECC救済をするデータを2値変換回路3の出力である下位データ同士、上位データ同士にまとめ、先に確定したデータ入力順にECC回路61,62で救済することにより、全てのデータを読出す前に出力した下位、上位データ毎にECC救済ができ、その救済処理時間を短縮する。

請求項（抜粋）：

1つのメモリセルに記憶した電圧値を複数の基準電圧レベルにより判定して出力データとする複数の記憶手段を持つ多値式メモリと、前記多値式メモリからの出力データを2値データに変換する2値変換回路と、前記2値変換回路から複数のデータを入力し複数のデータ出力しこれら複数の出力データのうち1つの誤りを検出するECC回路と、前記ECC回路の出力により前記誤りデータを正規のデータに訂正する訂正回路とを含む多値式半導体メモリ装置において、前記1メモリセルに書き込まれた複数のデータを上位データ群と下位データ群とに分割し、その下位データ群を最初に読み出す記憶・変換手段と、前記複数の下位データ群および複数の上位データ群ごとに分割して誤り検出および訂正を行う不良救済回路を備えることを特徴とする多値式半導体メモリ装置。

IPC (2件)：

G11C 29/00 631 , G11C 11/56

FI (2件)：

G11C 29/00 631 Z , G11C 11/56

前のページに戻る