特許

J-GLOBAL ID：200903053215676350

キャッシュレジスタ

発明者： 松井 昭博 ,  塩崎 洋一
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平11-011368
公開番号（公開出願番号）：特開2000-207645
出願日： 1999年01月20日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 キャッシュレジスタにおいて不正行為を未然に防止することができる手段を提供する。【解決手段】 FISCAL機等のキャッシュレジスタで、PROM1に書き込まれたファームウェアにより金額の入力や売上金額、税率の計算等の動作を行う。PROM1へのプログラムデータ書き込み時及びキャッシュレジスタへの取り付け時に、例えばPROM1のデータバスラインのD0とD1及びD4とD5相互間を入れ替えて接続する。これによりファームウェアのプログラムデータのビット1、0が、PROMのビット0、1とオーダが入れ替わることとなる。また、プログラムデータのビット4、5が、PROMのビット5、4とオーダが入れ替わることとなり、通常の手段でPROMのファームウェアのプログラムデータを改竄した場合には、キャッシュレジスタは正常に作動しないこととなる。

請求項（抜粋）：

PROMに書き込まれたファームウェアにより作動するキャッシュレジスタにおいて、そのPROMへのプログラムデータ書き込み時及びキャッシュレジスタへの取り付け時に当該PROMのデータバスライン相互間又は、及びアドレスバスライン相互間の入替接続手段を設け、PROMのデータ又はアドレスのオーダを入れ替えて使用することを特徴としたキャッシュレジスタ。

IPC (3件)：

G07G 1/12 341 ,  G07G 1/00 331 ,  G11C 16/02

FI (3件)：

G07G 1/12 341 G ,  G07G 1/00 331 B ,  G11C 17/00 601 Z

Fターム (12件)：

3E042BA09 ,  3E042CB02 ,  3E042CE01 ,  3E042DA10 ,  5B025AE10 ,  9A001BB03 ,  9A001JJ35 ,  9A001JJ58 ,  9A001KK31 ,  9A001KK36 ,  9A001KK42 ,  9A001LL03