特許

J-GLOBAL ID：200903053216471751

光センサーを備えたアクティブマトリックス型画素デバイス

発明者： ディーン,スティーヴン シー
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (4件)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重 ,  杉山 公一
公報種別：公表公報
出願番号（国際出願番号）：特願2006-544657
公開番号（公開出願番号）：特表2007-524197
出願日： 2004年12月13日
公開日（公表日）： 2007年08月23日
要約：

基板に支持され、ポリシリコンTFT(10)及びアモルファスシリコン薄膜PINダイオード(12)を含む回路を有するアクティブマトリックス型画素デバイス、例えばEL表示装置、が提供される。ポリシリコンアイランドが形成された後に、アモルファスシリコン層がPINダイオード用に堆積されることにより、アモルファスシリコンは高温処理にさらされなくなる。TFTはドープされたソース/ドレイン領域(16a、17a)を有し、その一方(17a)はまた、ダイオードにN型又はP型のドープ領域を提供する。有利なことに、フォトダイオードに別個のドープ領域を設けることが不要になり、処理コストが削減される。反対導電型にドープされたソース/ドレイン領域(16b、17b)を有する第2のTFT(10b)が、ダイオードに他方のドープ領域(16b)を提供し、真性領域(25)が2つのTFT間にそれぞれのポリシリコンアイランドの各々に重なるように横方向に配置される。

請求項（抜粋）：

ポリシリコンチャネル、及びドープされたソース及びドレイン領域を含む薄膜トランジスタ、並びにアモルファスシリコン真性領域で分離されたP型ドープ領域及びN型ドープ領域を有するPINダイオード、を有するアクティブマトリックス型画素デバイスの製造方法であって: (a)複数のポリシリコンアイランドであり、各々が前記トランジスタの前記チャネル、並びに前記ソース及びドレイン領域をもたらすところの複数のポリシリコンアイランドを基板に形成する工程;及び (b)前記PINダイオードの前記真性領域を設けるためのアモルファスシリコン層を、前記P型又はN型ドープ領域の1つをもたらす前記ポリシリコンアイランドの少なくとも1つの一部分に前記真性領域が重なり、且つ接触するように、堆積及びパターン形成する工程; を有する製造方法。

IPC (8件)：

H05B 33/14 ,  H01L 29/861 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 31/10 ,  H01L 51/50 ,  G09F 9/30 ,  G09F 9/00

FI (8件)：

H05B33/14 Z ,  H01L29/91 E ,  H01L29/78 612Z ,  H01L31/10 A ,  H05B33/14 A ,  G09F9/30 338 ,  G09F9/00 338 ,  G09F9/30 365

Fターム (44件)：

3K107AA01 ,  3K107AA05 ,  3K107BB01 ,  3K107CC33 ,  3K107EE03 ,  3K107EE68 ,  3K107GG00 ,  3K107HH04 ,  3K107HH05 ,  5C094AA03 ,  5C094AA21 ,  5C094BA03 ,  5C094BA27 ,  5C094DA20 ,  5C094DB04 ,  5C094DB10 ,  5C094EA10 ,  5C094GB10 ,  5F049MA04 ,  5F049MB04 ,  5F049MB05 ,  5F049NA18 ,  5F049NB03 ,  5F049PA11 ,  5F049PA14 ,  5F049UA01 ,  5F110AA04 ,  5F110BB01 ,  5F110BB04 ,  5F110BB09 ,  5F110CC02 ,  5F110EE03 ,  5F110EE42 ,  5F110FF02 ,  5F110FF27 ,  5F110GG02 ,  5F110GG13 ,  5F110HJ13 ,  5F110NN71 ,  5F110PP03 ,  5G435AA16 ,  5G435BB05 ,  5G435CC09 ,  5G435KK05

引用特許：

出願人引用 (2件)

• 国際公開第WO01/20591号パンフレット
  
• 米国特許第5589694号明細書