不揮発性半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-124987
公開番号（公開出願番号）：特開2000-315392
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】消去及び書込みを装置全体として高速に行える不揮発性半導体記憶装置を提供する。【解決手段】各サブビット線SBL0等には、メモリセル31に書き込むデータを保持するサブビット線電位制御部70が設けられている。ブロック40a内において書き込みを実行中、選択ゲートデコーダ42はメインビット線MBL0〜MBLnをブロック40a内のサブビット線SBL0等から切り離す。また、ブロック40aでは、ワード線・ソース線デコーダ43等は出力をホールド状態にして他のブロックに対するコマンドを無視する。したがって、他のブロック内のメモリセル31にアクセスして、読み出し、書き込み、消去等を行うことができる。

請求項（抜粋）：

メモリセルに、フローティングゲートを有するセルトランジスタを含む不揮発性半導体記憶装置であって、マトリクス状に配置された複数の前記メモリセルを有するサブアレイの行を1以上有する複数のブロックと、前記サブアレイの列のそれぞれに対して、前記複数のブロックにわたって設けられた複数のメインビット線と、入力されたアドレスに基づき、前記複数のブロックの中から1つのブロックを選択するブロック選択回路とを備え、前記各ブロックは、当該ブロックの各サブアレイ内のメモリセルの各列に対してそれぞれ設けられた複数のサブビット線と、前記各サブビット線毎に、当該サブアレイが属する列に対して設けられた前記メインビット線との間に設けられた選択ゲートと、当該ブロックが前記ブロック選択回路により選択された後、前記選択ゲートを、所定期間非導通状態に維持する選択ゲートデコーダと、当該ブロック内に設けられたワード線及びソース線の電位を所定電位に制御するワード線・ソース線デコーダとを備えたものである不揮発性半導体記憶装置。

Fターム (5件)：

5B025AA01 , 5B025AC01 , 5B025AD04 , 5B025AE04 , 5B025AE05

前のページに戻る