特許

J-GLOBAL ID：200903053223785990

半導体記憶装置

発明者： 澤田 誠二
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-186610
公開番号（公開出願番号）：特開平6-036593
出願日： 1992年07月14日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】 電源投入後における外部制御信号の論理レベルの変化によって半導体記憶装置が誤ってテストモードに設定されてしまうことを防止することである。【構成】 この半導体記憶装置は、電源投入時および電源投入後の外部ロウアドレスストローブ信号/RASの論理レベルの変化に応じて、テストモードコントローラ14をリセットするパワーオンリセット信号の持続期間を可変にすることにより、電源投入後にノイズなどによって半導体記憶装置が誤ってテストモードに入ることを防止することができる。

請求項（抜粋）：

メモリセルアレイと、外部制御信号に応答して、前記メモリセルアレイからのデータの読出および前記メモリセルアレイへのデータの書込を実行する内部回路手段と、前記外部制御信号の論理レベルの所定の変化に応じて、前記メモリセルアレイのテストモードを設定するテストモード設定手段と、電源の投入に応じて、前記内部回路手段および前記テストモード設定手段を所定期間にわたって初期状態に設定するリセットパルスを発生するリセットパルス発生手段と、電源投入時および投入後における前記外部制御信号の論理レベルに応じて、前記所定期間を変化させる手段とを備えた、半導体記憶装置。