特許
J-GLOBAL ID：200903053246669378
入力回路
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-299596
公開番号（公開出願番号）：特開平8-162930
出願日： 1994年12月02日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】 回路基板を修正せずに入力信号波形を調節する。【構成】 電源電位Vccを与えるプルアップ電源と入力端子INとの間にプルアップ抵抗1〜4およびプルアップ用トランジスタ5〜8の直列回路を並列に接続し、グラウンド電位Gndを与えるプルダウン電源と入力端子INとの間にプルダウン抵抗9〜12およびプルダウン用トランジスタ13〜16の直列回路を並列に接続し、プルアップ用トランジスタ5〜8およびプルダウン用トランジスタ13〜16を制御する制御回路18を設ける。そして、プルアップ用トランジスタ5〜8およびプルダウン用トランジスタ13〜16のオンオフを制御して、プルアップ電源およびプルダウン電源から入力端子INにそれぞれ電流を流すプルアップ抵抗1〜4およびプルダウン抵抗9〜12の個数を調整することにより、入力インピーダンスを下げて入力端子INに接続された信号線の特性インピーダンスに近づける。
請求項（抜粋）：
プルアップ電源と入力端子との間に並列に接続された複数群のプルアップ抵抗およびプルアップ用スイッチング素子の直列回路と、プルダウン電源と前記入力端子との間に並列に接続された複数群のプルダウン抵抗およびプルダウン用スイッチング素子の直列回路と、前記プルアップ用スイッチング素子および前記プルダウン用スイッチング素子のオンオフを制御する制御回路とを備えた入力回路。
IPC (2件)：
H03K 17/16
, H03K 19/0175
