特許

J-GLOBAL ID：200903053255465254

半導体集積回路装置及びその製造方法

発明者： 杉浦 順 ,  土屋 修 ,  小笠原 誠 ,  大塚 文雄 ,  鳥居 和功 ,  浅野 勇 ,  大和田 伸郎 ,  堀内 光明 ,  田丸 剛 ,  青木 英雄 ,  大塚 伸宏 ,  白井 精一郎 ,  佐川 雅一 ,  池田 良広 ,  加賀 徹 ,  恒岡 正年 ,  新名 朋次 ,  大岸 秀次 ,  笠原 修 ,  榎並 弘充 ,  若原 篤志 ,  秋森 裕之 ,  鈴木 慎一 ,  船津 圭亮 ,  川崎 義直 ,  坪根 恒彦 ,  古賀野 正佳 ,  津金 賢
出願人/特許権者： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平8-064046
公開番号（公開出願番号）：特開平8-250601
出願日： 1989年03月20日
公開日（公表日）： 1996年09月27日
要約：

【要約】【課題】 ホットキャリア耐圧を確保しながら低消費電力化を図る。【解決手段】 入出力段回路として使用されるMISFET、内部回路として使用される同一導電型チャネルの第2MISFETの夫々を、第1MISFETの使用電圧を前記第2MISFETの使用電圧に比べて高く構成し、第1MISFETのゲート長寸法を前記第2MISFETに比べて長く構成し、第1MISFET、第2MISFETの夫々のLDD構造を形成する低不純物濃度の半導体領域のゲート長方向の寸法を実質的に同一寸法で構成する。第1MISFETは、ホットキャリア耐圧を向上したので、経時的なしきい値電圧の劣下を低減し、電気的特性を向上することができ、第2MISFETは、ホットキャリア耐圧を確保しながら低電圧の使用により低消費電力化を図ることができ、前記低不純物濃度の半導体領域のゲート長方向の長さを独立に制御することができる。

請求項（抜粋）：

入出力段回路として使用されるLDD構造の第1MISFET、内部回路として使用される前記第1MISFETと同一導電型チャネルのLDD構造の第2MISFETの夫々を有する半導体集積回路装置において、前記第1MISFETの使用電圧を前記第2MISFETの使用電圧に比べて高く構成し、前記第1MISFETのゲート長寸法を前記第2MISFETのゲート長寸法に比べて長く構成し、前記第1MISFET、第2MISFETの夫々のLDD構造を形成する低不純物濃度の半導体領域のゲート長方向の寸法を実質的に同一寸法で構成したことを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78 ,  H01L 21/336

FI (8件)：

H01L 27/08 102 C ,  H01L 27/08 102 B ,  H01L 27/10 681 E ,  H01L 27/10 681 C ,  H01L 27/10 681 F ,  H01L 27/10 691 ,  H01L 29/78 301 X ,  H01L 29/78 301 L

引用特許：

審査官引用 (3件)

• 特開昭64-004059
  
• 特開昭54-058386
  
• 特開昭63-086559