特許
J-GLOBAL ID：200903053260259930

半導体装置及びその製造方法

発明者：
藏前 正樹

藏前 正樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-197266
公開番号（公開出願番号）：特開2003-017584
出願日： 2001年06月28日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】HSGを表面に有する電極を備えた半導体装置の製造方法に関し、電極同士の短絡を防止すること。【解決手段】第1非晶質シリコン膜11を絶縁膜7上に形成するとともに、第2非晶質シリコン膜12を半導体基板1の下面側に形成する工程と、第2非晶質シリコン膜12を除去するか、第2非晶質シリコン膜12に不純物を導入して第1非晶質シリコン膜11よりも該不純物の濃度を高くするか又は第2非晶質シリコン膜12を多結晶シリコン膜に変換するかのいずれかの工程と、第1非晶質シリコン膜11をパターニングする工程と、第1非晶質シリコン膜11表面にHSG14を形成することにより、第1非晶質シリコン膜11とHSG14からなる電極15を形成する工程を含む。
請求項（抜粋）：
半導体基板の上方に絶縁膜を形成する工程と、第1の非晶質シリコン膜を前記絶縁膜上に形成するとともに、第2の非晶質シリコン膜を前記半導体基板の下面側に形成する工程と、前記第2の非晶質シリコン膜を除去する工程と、前記第1の非晶質シリコン膜をパターニングする工程と、前記第1の非晶質シリコン膜の表面に半球状グレインシリコンを形成することにより、前記第1の非晶質シリコン膜と前記半球状グレインシリコンからなる電極を形成する工程と、前記電極に不純物を導入して低抵抗化する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8242 ,  H01L 27/108
Fターム (8件)：
5F083AD24 ,  5F083AD48 ,  5F083AD62 ,  5F083JA33 ,  5F083MA06 ,  5F083MA17 ,  5F083PR33 ,  5F083PR40
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM