特許
J-GLOBAL ID:200903053263852747
PWM出力制御回路
発明者:
出願人/特許権者:
代理人 (1件):
志賀 正武
公報種別:公開公報
出願番号(国際出願番号):特願平9-201963
公開番号(公開出願番号):特開平11-046482
出願日: 1997年07月28日
公開日(公表日): 1999年02月16日
要約:
【要約】【課題】 出力精度を向上させ、しかも複数出力を個々に同時制御できるうえ、回路構成を簡素化して消費電流およびノイズ発生要因を低減するPWM出力制御回路を実現する。【解決手段】 常に自走するカウンタ10を設け、当該カウンタ10のカウント値に対して周期設定値およびデューティ設定値に基づくPWM出力信号の周期制御とデューティ制御とを同時に行う構成を設けた。これにより、カウンタ10の1周期当り、1度の周期制御およびデューティ制御が行われるから、従来に比して出力精度が向上し、PWM出力信号を個々同時に制御し得る。さらに、PWM出力信号を周期とデューティとに分けて出力制御するので、回路構成が簡素化され、消費電流やノイズ発生要因が抑えられる。
請求項(抜粋):
任意のカウントクロックを計数してカウント値を生成する計数手段と、前記複数の出力の各々にそれぞれ対応する周期設定値を発生する複数の周期設定値発生手段と、前記複数の出力の各々にそれぞれ対応するデューティ設定値を発生する複数のデューティ値発生手段と、前記周期設定値と前記カウント値を加算し、前記複数の出力にそれぞれ対応する周期値を算出する複数の周期算出手段と、前記デューティ設定値と前記カウント値を加算し、前記複数の出力にそれぞれ対応するデューティ値を算出する複数のデューティ算出手段と、前記複数の周期算出手段によって周期値と、前記複数のデューティ算出手段によって算出されたデューティ値とを保持する一方、前記複数の出力にそれぞれ対応するタイミングに同期して出力する記憶手段と、この記憶手段から前記複数の出力にそれぞれ対応するタイミングに同期して出力される周期値と前記カウント値とを各々比較し、一致した場合に第1の一致信号を発生する複数の周期値比較手段と、この記憶手段から前記複数の出力にそれぞれ対応するタイミングに同期して出力されるデューティ値と前記カウント値とを各々比較し、一致した場合に第2の一致信号を発生する複数のデューティ値比較手段と、前記複数の周期値比較手段から出力される第1の一致信号もしくは複数のデューティ値比較手段から出力される第2の一致信号に応じて周期およびデューティがそれぞれ異なる複数のPWM信号を発生するPWM信号発生手段とを具備することを特徴とするPWM出力制御回路。
IPC (3件):
H02M 7/48
, H03K 7/08
, H02P 7/63 302
FI (3件):
H02M 7/48 F
, H03K 7/08 A
, H02P 7/63 302 K
前のページに戻る