特許

J-GLOBAL ID：200903053275581633

半導体装置の製造方法

発明者： 米谷 統多 ,  奥谷 謙 ,  大島 隆文 ,  石川 憲輔
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-239197
公開番号（公開出願番号）：特開2004-079835
出願日： 2002年08月20日
公開日（公表日）： 2004年03月11日
要約：

【課題】銅を主成分とする埋込配線の信頼性を向上させる。【解決手段】半導体基板上の絶縁膜21〜24に配線開口部を形成する。配線開口部の底面および側面上を含む絶縁膜24上に導電性バリア膜27と銅を主成分とする主導体膜29を形成する。所定の濃度の酸素を含有する雰囲気中で第1の熱処理を行い、表面に酸化銅膜29aを形成しながら主導体膜29を再結晶化させる。その後、絶縁膜24上の不要な導電性バリア膜27、主導体膜29および酸化銅膜29aを除去し、配線開口部内に導電性バリア膜27および主導体膜29を残すことにより、配線を形成する。【選択図】 図12

請求項（抜粋）：

以下の工程を有することを特徴とする半導体装置の製造方法; (a)半導体基板上に第1絶縁膜を形成する工程、 (b)前記第1絶縁膜に配線開口部を形成する工程、 (c)前記配線開口部内を埋め込むように、銅を主成分とする第1導体膜を形成する工程、 (d)前記(c)工程後に、前記第1導体膜の表面部分を酸化しながら、第1熱処理を行う工程、 (e)前記配線開口部内に埋め込まれた前記第1導体膜を残すように、それ以外の前記第1導体膜を除去する工程。

IPC (2件)：

H01L21/768 ,  H01L21/3205

FI (2件)：

H01L21/90 A ,  H01L21/88 R

Fターム (93件)：

5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH12 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH23 ,  5F033HH25 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK12 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK23 ,  5F033KK25 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033LL04 ,  5F033LL08 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM07 ,  5F033MM12 ,  5F033MM13 ,  5F033MM15 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ59 ,  5F033QQ65 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ84 ,  5F033QQ89 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR06 ,  5F033RR11 ,  5F033RR21 ,  5F033TT02 ,  5F033TT04 ,  5F033TT08 ,  5F033WW00 ,  5F033WW02 ,  5F033WW03 ,  5F033WW04 ,  5F033XX00 ,  5F033XX01 ,  5F033XX03 ,  5F033XX05 ,  5F033XX06 ,  5F033XX09 ,  5F033XX10 ,  5F033XX13 ,  5F033XX19 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F033XX34