特許

J-GLOBAL ID：200903053280550142

半導体装置およびその製造方法

発明者： 小林 純一郎
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-007881
公開番号（公開出願番号）：特開2000-208722
出願日： 1999年01月14日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】HEMT-ICの異なる領域間のしきい値電圧差を大きく、かつ精度よく設定し、また相互コンダクタンスgmおよび電流駆動能力を高める。【解決手段】電界効果トランジスタのチャネルを形成するための層が、半導体基板上に積層された複数の半導体層2〜7a,7bからなる半導体装置である。この複数の半導体層が、2つの半導体層間のヘテロ接合近傍に形成された電荷閉じ込め層(2DEG)が単数の第1領域B、および、電荷閉じ込め層(2DEG)が複数の第2領域Aに区分けされている。第1領域B上に第1電界効果トランジスタが形成され、第2領域A上に第1電界効果トランジスタとしきい値電圧が異なる第2電界効果トランジスタが形成されている。電荷閉じ込め層数の違いに応じて、電界効果トランジスタのしきい値電圧差が設定され、第2領域A側の駆動能力等が高くなる。

請求項（抜粋）：

電界効果トランジスタのチャネルを形成するための層が、半導体基板上に積層された複数の半導体層からなる半導体装置であって、上記複数の半導体層は、2つの半導体層間のヘテロ接合近傍に形成された電荷閉じ込め層が単数の第1領域、および、上記電荷閉じ込め層が複数の第2領域に区分けされ、上記第1領域上に第1電界効果トランジスタが形成され、上記第2領域上に、上記第1電界効果トランジスタとしきい値電圧が異なる第2電界効果トランジスタが形成されている半導体装置。

IPC (4件)：

H01L 27/095 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/80 E ,  H01L 29/80 H

Fターム (22件)：

5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GJ06 ,  5F102GK04 ,  5F102GK06 ,  5F102GL05 ,  5F102GM06 ,  5F102GN04 ,  5F102GN05 ,  5F102GQ01 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR09 ,  5F102GT02 ,  5F102GT03 ,  5F102GT05 ,  5F102HC01 ,  5F102HC07 ,  5F102HC15