特許

J-GLOBAL ID：200903053292030985

静電放電に対する保護用デバイス

発明者： パオロ コロンボ
出願人/特許権者： エスジーエス-トムソン マイクロエレクトロニクス エッセ エッレ エーレ
代理人 (1件)： 杉村 暁秀 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-326171
公開番号（公開出願番号）：特開平10-191556
出願日： 1997年11月27日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 MOS集積回路の端子を静電放電に対して保護するためのデバイスを提供する。【解決手段】 MOS集積回路の端子を静電放電に対して保護するデバイスが、保護すべき端子(Vpp PAD)と大地との間に第1回路枝路(N1,N2)及び第2回路枝路(R1,N3,R2;T,R)を具え、前記第1回路枝路が第1電界効果トランジスタ(N1)及び第2電界効果トランジスタ(N2)を有し、これらの第1及び第2トランジスタのゲート端子が前記保護すべき端子と前記第2回路枝路に含まれる第1抵抗(R2;R)の第1端部とにそれぞれ接続され、前記第1抵抗の第2端部が接地されるようにする。

請求項（抜粋）：

MOS集積回路の端子を静電放電に対して保護するためのデバイスにおいて、該デバイスが、保護すべき端子(Vpp PAD)と大地との間に第1回路枝路(N1,N2)及び第2回路枝路(R1,N3,R2;T,R)を具え、前記第1回路枝路が第1電界効果トランジスタ(N1)及び第2電界効果トランジスタ(N2)を有し、これらの第1及び第2トランジスタのゲート端子が前記保護すべき端子と前記第2回路枝路に含まれる第1抵抗(R2;R)の第1端部とにそれぞれ接続され、前記第1抵抗の第2端部が接地されるようにしたことを特徴とする静電放電に対する保護用デバイス。

IPC (6件)：

H02H 9/04 ,  H01L 23/60 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/06 ,  H05F 3/02

FI (5件)：

H02H 9/04 B ,  H05F 3/02 L ,  H01L 23/56 B ,  H01L 27/04 H ,  H01L 27/06 311 A