特許
J-GLOBAL ID：200903053327862687

強誘電体メモリ装置

発明者：
平野 博茂

平野 博茂 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-260665
公開番号（公開出願番号）：特開2001-085632
出願日： 1999年09月14日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】 高速動作可能な消費電力の小さい強誘電体メモリ装置を提供する。【解決手段】 強誘電体キャパシタCの第1の電極は、メモリセルトランジスタQに接続され、第2の電極はセルプレート線PLに接続されている。セルプレート線PLの電位(例えば(1/2)VDD)にほぼ等しい電位を供給するリセット電圧供給線RSが設けられており、リセット電圧供給線RSと強誘電体キャパシタCの第1の電極との間にリセットトランジスタQR,QRSが介設されている。スタンバイ時には、リセットトランジスタQR,QRSをONにしておくと、リセット電圧供給線からの電圧の供給によって強誘電体キャパシタCの量電極間の電位がほぼ等しくなる。セルプレート線PLの電位を接地電池と電源電位との間で切り換えなくてもデータの書き込みや読み出しが可能となり、リフレッシュ動作を行なわなくてもデータの破壊を防止することができる。
請求項（抜粋）：
複数のワード線と、上記複数のワード線に交差する複数のビット線と、上記複数のワード線およびビット線が交差する位置にマトリクス状に配置されたメモリセルと、上記メモリセル内に設けられ、強誘電体膜と該強誘電体膜を挟む第1,第2の電極により構成される少なくとも1つの強誘電体キャパシタと、上記メモリセル内に設けられ、上記ビット線と上記強誘電体キャパシタの上記第1の電極との間に介設され、ゲートが上記ワード線に接続される少なくとも1つメモリセルトランジスタと、上記強誘電体キャパシタの上記第2の電極に接続されるセルプレート線と、上記セルプレート線の電位にほぼ等しい電位の電圧を供給するためのリセット電圧供給線と、上記リセット電圧供給線と上記強誘電体キャパシタの第1の電極との間に介設されたスイッチングトランジスタからなるリセットトランジスタと、上記リセットトランジスタのON・OFFを制御するためのリセット制御信号線とを備えている強誘電体メモリ装置。
IPC (6件)：
H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/41 ,  G11C 14/00 ,  H01L 27/108 ,  H01L 21/8242
FI (5件)：
H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 U ,  G11C 11/34 352 A ,  H01L 27/10 651
Fターム (26件)：
5B015HH04 ,  5B015JJ03 ,  5B015JJ21 ,  5B015KA10 ,  5B015KB91 ,  5B015PP02 ,  5B024AA15 ,  5B024BA02 ,  5B024BA29 ,  5B024CA07 ,  5B024CA21 ,  5F083AD21 ,  5F083AD48 ,  5F083AD49 ,  5F083AD51 ,  5F083AD52 ,  5F083FR02 ,  5F083FR03 ,  5F083GA01 ,  5F083GA05 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083KA19 ,  5F083LA01 ,  5F083LA19
引用特許：
審査官引用 (6件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平6-319904   出願人：松下電器産業株式会社
  • 強誘電体記憶装置
    公報種別：公開公報   出願番号：特願平7-099257   出願人：ソニー株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平6-180638   出願人：株式会社日立製作所, 日立北海セミコンダクタ株式会社
全件表示

前のページに戻る

TOP

BOTTOM