特許

J-GLOBAL ID：200903053350361482

半導体メモリ装置

発明者： 梶 直人
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-245317
公開番号（公開出願番号）：特開平5-081869
出願日： 1991年09月25日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】クロック同期式のRAMにおいて正確な書込みパルスのタイミングを得る。【構成】フリップフロップ2の遅延時間と同じ遅延時間を有するクロックバッファ4を設けてかつクロックを共通にすることにより、RAM1に対して正確なタイミングの書込みパルスを書込みパルス発生回路5より得る。

請求項（抜粋）：

メモリ回路と、該メモリ回路に対する書込みパルス発生回路と、複数のフリップフロップ回路と遅延回路と、クロック分配回路とを有し、前記遅延回路は前記フリップフロップに供給されるクロックを入力とし、その遅延時間は前記フリップフロップ回路にクロックエッジが入力されてからデータが出力されるまでの時間に等しく、前記フリップフロップ回路と前記遅延回路に供給されるクロックは同一のクロック分配回路から供給されることを特徴とする半導体メモリ装置。