特許
J-GLOBAL ID：200903053376689974
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-344456
公開番号（公開出願番号）：特開平6-196504
出願日： 1992年12月24日
公開日（公表日）： 1994年07月15日
要約：
【要約】【目的】 フロンガスを用いることなく製造することができ、しかも製造が容易で信頼性の高い半導体装置およびその製造方法の提供を目的とする。【構成】 従来のいわゆるHEMTのN+型AlGaAs層10とN+型GaAs層12との間に、InGaP層2を介在させている。リセス凹部14の形成に際し、硫酸と過酸化水素等を用いてエッチングする場合、InGaP層2のエッチング速度はN+型GaAs層12のエッチング速度よりも極端に遅い。したがって、N+型GaAs層12をエッチングした場合、InGaP層2との接合面近傍でエッチングの進行を停止させることができる。
請求項（抜粋）：
半絶縁性半導体基板の上部に形成されたアンドープ型半導体層、アンドープ型半導体層の上部に形成されており、当該アンドープ型半導体層より電子親和力が小さいドープ型半導体層、ドープ型半導体層の上部に形成されている介在半導体層、介在半導体層の上部に形成されたキャップ半導体層であって、フロンガスとは異なるエッチング用化学物質を用いたエッチングにおいて、介在半導体層に比べ極めて速いエッチング速度を有するキャップ半導体層、キャップ半導体層の表面に形成されたソース電極、キャップ半導体層の表面に形成されたドレイン電極、キャップ半導体層に形成されたキャップ半導体層凹部であって、ソース電極とドレイン電極とのほぼ中間位置に形成され、介在半導体層とキャップ半導体層との境界面近傍に達するよう形成されたキャップ半導体層凹部、キャップ半導体層凹部の凹部底面に形成されたゲート電極、を備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/306
H01L 29/80 F
, H01L 29/80 H
