特許
J-GLOBAL ID:200903053394545149
半導体集積回路装置の製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2000-122021
公開番号(公開出願番号):特開2001-308294
出願日: 2000年04月24日
公開日(公表日): 2001年11月02日
要約:
【要約】 (修正有)【課題】 DRAMの情報蓄積用容量素子の下部電極の表面に形成するシリコン粒の成長を制御する。【解決手段】 リン濃度の異る2層のアモルファスシリコン膜で形成される下部電極25AをSiH4ガスおよびPH3ガスの混合ガスをソースガスに用いたCDV法により形成する際、SiH4ガスの濃度は一定とし、PH3ガスの濃度は成膜途中から低くする。
請求項(抜粋):
(a)半導体基板の主面上に形成されたMISFETのソースまたはドレインとして機能する半導体領域と電気的に接続される第1アモルファスシリコン膜を、SiH4ガスとPH3ガスとを含んだソースガスを用いるCVD法によって形成する工程、(b)前記第1アモルファスシリコン膜の上部に第2アモルファスシリコン膜を、SiH4ガスとPH3ガスとを含んだソースガスを用いるCVD法によって形成する工程、(c)前記第2アモルファスシリコン膜の表面にシリコン粒を形成する工程、を含み、前記第1アモルファスシリコン膜および前記第2アモルファスシリコン膜を形成する際のSiH4ガスの流量は一定であり、前記第1アモルファスシリコン膜を形成する際のPH3ガスの流量は、前記第2アモルファスシリコン膜を形成する際のPH3ガスの流量より大きいことを特徴とする半導体集積回路装置の製造方法。
IPC (2件):
H01L 27/108
, H01L 21/8242
FI (2件):
H01L 27/10 621 Z
, H01L 27/10 621 B
Fターム (18件):
5F083AD42
, 5F083AD48
, 5F083AD62
, 5F083GA30
, 5F083JA06
, 5F083JA14
, 5F083JA15
, 5F083JA33
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083NA01
, 5F083PR21
, 5F083PR22
, 5F083PR39
, 5F083PR40
前のページに戻る