特許

J-GLOBAL ID：200903053405002924

蓄電型半導体装置

発明者： 阿部 幸夫
出願人/特許権者： 阿部 幸夫
代理人 (1件)： 藤本 昇 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-212110
公開番号（公開出願番号）：特開2003-031667
出願日： 2001年07月12日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】 本発明は、キャパシタを取る面積やスペースの割には電荷の蓄積容量を大きくすることができる蓄電型半導体装置を提供することを課題とする。【解決手段】 本発明に係わる蓄電型半導体装置は、N形半導体とP形半導体とを接合して半導体を形成した状態のとき、この半導体の両端に降伏電圧に到らない範囲の逆方向バイアス電圧を印加し、N形半導体とP形半導体との接合を分離すると共に、逆方向バイアス電圧を遮断し、N形半導体とP形半導体とによる蓄積電荷を取り出すように構成した。この蓄電型半導体装置を集積回路に用いた場合は大きな容量のキャパシタを得ることができ、また直流電源装置に用いた場合はその装置の小型化および軽量化を図れる。

請求項（抜粋）：

N形半導体とP形半導体とを接合して半導体を形成した状態のとき、この半導体の両端に降伏電圧に到らない範囲の逆方向バイアス電圧を印加し、N形半導体とP形半導体との接合を分離した後、逆方向バイアス電圧を遮断し、この分離した状態のとき、N形半導体とP形半導体とによる蓄積電荷を取り出すように構成したことを特徴とする蓄電型半導体装置。

IPC (2件)：

H01L 21/822 ,  H01L 27/04

Fターム (5件)：

5F038AC06 ,  5F038AV06 ,  5F038AV18 ,  5F038DF05 ,  5F038EZ20