特許

J-GLOBAL ID：200903053407807644

半導体集積回路

発明者： 大脇 幸人 ,  布施 常明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-282508
公開番号（公開出願番号）：特開平10-135814
出願日： 1996年10月24日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 SOI-MOSFETを用いて、低電圧,高速,低消費電力動作を広い電圧範囲で安定に実現する。【解決手段】 ゲートとボディに信号を入力するMOSFETを用い、パストランジスタネットワーク21とバッファ回路からなる回路ブロックを構成し、該回路ブロックを同一チップ上に複数個形成した半導体集積回路において、負荷容量が大きい部分には、ゲートとボディを接続したMOSFETを用いたCMOSインバータ型の第1のバッファ回路23を選択し、負荷容量が小さい部分には、pMOSFET及びnMOSFETの直列回路からなり、nMOSFETのゲートとボディ及びpMOSFETのボディをネットワーク出力に接続し、pMOSFETのゲートを相補的出力に接続したpMOSフィードバック型の第2のバッファ回路23を選択した。

請求項（抜粋）：

ゲートとボディに信号を入力するMOSFETを用い、トランジスタネットワークとバッファ回路からなる回路ブロックを構成し、該回路ブロックを同一チップ上に複数個形成した半導体集積回路であって、前記回路ブロックのバッファ回路の構成を2種類以上に異ならせ、且つ該バッファ回路の種類を負荷容量の大きさに応じて選択してなることを特徴とする半導体集積回路。

IPC (4件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/786

FI (3件)：

H03K 19/00 101 F ,  H01L 27/08 321 C ,  H01L 29/78 613 A