特許

J-GLOBAL ID：200903053421424421

半導体集積回路および光送信モジュール

発明者： 久保田 幹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-317483
公開番号（公開出願番号）：特開平10-163856
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 デューティを可変するために、他方の差動入力信号として直流電圧を印加し、そのバイアスレベルを制御する場合、相補信号を入力した場合に比べて差動アンプの利得がほぼ半減するという課題がある。【解決手段】 第1の電源線Vdd と第2の電源線Vss との間に直列に設けられた第1の負荷素子1および第1のスイッチング素子2を有し、該第1のスイッチング素子の制御端子には入力信号VIN が供給された半導体集積回路であって、前記第1の負荷素子と前記第1の電源線との間に設けられ、制御端子に第1の制御信号CN1 が供給された第1のスイッチ手段81と、該第1のスイッチ手段の制御端子に接続され、そのインピーダンスが任意の値に設定或いは可変される第1の負荷手段82とを具備し、前記第1の制御信号および前記第1の負荷手段のインピーダンスにより回路の帯域、利得および出力電位を制御するように構成する。

請求項（抜粋）：

第1の電源線(Vdd)と第2の電源線(Vss)との間に直列に設けられた第1の負荷素子(1,11,21)および第1のスイッチング素子(2,12,22)を有し、該第1のスイッチング素子の制御端子には入力信号(VIN)が供給された半導体集積回路であって、前記第1の負荷素子と前記第1の電源線との間に設けられ、制御端子に第1の制御信号(CN1)が供給された第1のスイッチ手段(81,16,23)と、該第1のスイッチ手段の制御端子に接続され、そのインピーダンスが任意の値に設定或いは可変される第1の負荷手段(82,17,24)とを具備し、前記第1の制御信号および前記第1の負荷手段のインピーダンスにより回路の帯域、利得および出力電位を制御するようにしたことを特徴とする半導体集積回路。

IPC (6件)：

H03K 19/0952 ,  H04B 10/28 ,  H04B 10/26 ,  H04B 10/14 ,  H04B 10/04 ,  H04B 10/06

FI (2件)：

H03K 19/094 V ,  H04B 9/00 Y