特許

J-GLOBAL ID：200903053423838924

集積回路装置とその製造方法

発明者： セリスカー ジョン ジェイ ,  オールマン デリル ディー ジェイ ,  グレゴリー ジョン ダブリュー ,  ヤクラ ジェイムズ ピー ,  クォング ディム リー
出願人/特許権者： エルエスアイ ロジック コーポレーション
代理人 (1件)： 西山 善章
公報種別：公表公報
出願番号（国際出願番号）：特願平10-503906
公開番号（公開出願番号）：特表2002-508113
出願日： 1997年06月25日
公開日（公表日）： 2002年03月12日
要約：

【要約】本発明は半導体デバイスおよび好適にはキャパシタ(12)、並びにそれらの制作方法に関する。本方法は加工プロセスにただ一つのマスキングステップを追加するだけで種々層の整合に関わる諸問題を低減する。底部電極(18)の上方に比較的厚い絶縁体層(70)が形成される。マスク(52)を使用してエッチングンし、絶縁体層(70)内に側壁(72A)付きの開口(72)を開け、底部電極の一部を露出させる。このマスクを一旦除去してから、誘電体層(74)および伝導体層(76)が側壁を含めて構造体全体の上に順次堆積される。その後、化学的・機械的研磨を使用し、研磨後に残留する伝導体層(76)および誘電体層(74)が、集積回路キャパシタの頂部電極(24)および誘電体層(20)などを形成するよう、伝導体層および誘電体層(74)の一部を除去する。したがって頂部電極(24)は誘電体層(20)の中央領域(20A)の上方、かつ誘電体層(20)の周縁領域間に、配置される。

請求項（抜粋）：

一表面上に形成される集積回路デバイス(12)であって、 該表面上に形成される第一電極(18)と、 該第一電極(18)上に形成され、かつ中央領域(20A)よりも大きな高さをもつ周辺領域(20B)を含む、誘電体層(20)と、 該誘電体層(20)の該中央領域(20A)上に、かつ誘電体層周辺領域(20B)の内部に、形成される第二電極(24)とを含むことを特徴とする集積回路デバイス。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06

FI (2件)：

H01L 27/04 C ,  H01L 27/06 102 A