特許

J-GLOBAL ID：200903053455945471

不揮発性半導体記憶装置

発明者： 関 浩一 ,  久米 均
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-338774
公開番号（公開出願番号）：特開平11-224488
出願日： 1989年12月08日
公開日（公表日）： 1999年08月17日
要約：

【要約】【課題】 自立的に消去動作可能なメモリ装置を提供する。【解決手段】電気的に消去可能にされた不揮発性記憶素子からなるメモリセルが複数個マ トリックス配置され、ワード線方向に複数のメモリブロックに分割された不揮 発性半導体記憶装置において、メモリセルに情報を書き込む書込モード、メモリセルのしきい電圧の状態を読み出す読み出しモード、複数のメモリブロックの一つのメモリブロック内のメモリセルのしきい電圧を所定の範囲内にするための電圧を印加する消去動作とメモリブロック内のメモリセルのしきい電圧の状態を読み出す動作とを行う消去モードとを備え、消去モードにおける読み出し動作の際の情報に基づいて消去動作の継続、停止を行う消去制御回路を具備し、消去制御回路がメモリブロック内のメモリセルを選択するためのアドレス発生回路(OSC1)を含むことを特徴とする。

請求項（抜粋）：

電気的に消去可能にされた不揮発性記憶素子からなるメモリセルが複数個マトリックス配置され、複数のメモリブロックに分割された不揮発性半導体記憶装置において、上記メモリセルに情報を書き込む書込モード、上記メモリセルのしきい電圧の状態を読み出す読み出しモード、上記複数のメモリブロックの一つのメモリブロック内の上記メモリセルのしきい電圧を所定の範囲内にするための電圧を印加する消去動作と上記メモリブロック内の上記メモリセルのしきい電圧の状態を読み出す動作とを行う消去モードとを備え、上記消去モードにおける読み出し動作の際の情報に基づいて上記消去動作の継続、停止を行う消去制御回路を具備し、上記消去制御回路が上記メモリブロック内の上記メモリセルを選択するためのアドレス発生回路を含むことを特徴とする不揮発性半導体記憶装置。

引用特許：

審査官引用 (4件)

• 特開昭62-266798
  
• 特開昭54-089529
  
• 特開昭63-291293
  
• 特開平1-158777