特許

J-GLOBAL ID：200903053456422685

エッジ速度を選択できるCMOS出力バッファ回路

発明者： ジェイムズ・ビー・ブーマー
出願人/特許権者： ナショナル セミコンダクタ コーポレイション
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-265777
公開番号（公開出願番号）：特開平6-296129
出願日： 1992年10月05日
公開日（公表日）： 1994年10月21日
要約：

【要約】 (修正有)【目的】出力信号の高電位レベル低電位レベル間の遷移の異なる立ち上り及び立ち下がり時間を選択できるようにし、出力バッファ回路で発生する雑音を最小にする。【構成】複数のプルダウンプリドライバ抵抗器R1n,R2n,R3nがプルダウンプリドライバ回路の並列経路に接続される。複数の異なる立ち下がり時間を得るために、各抵抗値は低速で出力プルダウンドライバトランジスタN1をターンオンする。スイッチトランジスタPS1,PS2,PS3は、それぞれ異なるプルダウンプリドライバ抵抗器R1n,R2n,R3nを含む並列経路を選択するための各制御入力Vs1,Vs2,Vs3を有する。プルアップ側も同様である。異なる立ち上がり・立ち下がり時間は、出力Voutでの出力信号の低・高電位レベル間の遷移に対しディジタル的にアドレスして選択される。

請求項（抜粋）：

出力(Vout) に接続された出力プルアップドライバ(P1) と出力プルダウンドライバ(N1) と、前記出力プルアップドライバに接続されたプルアッププリドライバ段(P2,N2)と、前記出力プルダウンドライバに接続されたプルダウンプリドライバ段(P3,N3)とを有するCMOS出力バッファ回路に置いて、前記プルダウンプリドライバ段に接続され、前記出力(Vout) で出力信号が高電位レベルから低電位レベルへ遷移する立ち下がり時間を制御するために前記出力プルダウンドライバのターンオンを低速化するように選択された抵抗値を有する少なくとも1個のプルダウンプリドライバ抵抗器(Rn) を備えたことを特徴とするCMOS出力バッファ回路。

IPC (4件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 F ,  H03K 17/687 F